加州圣何塞--(美国商业资讯)--面向半导体和消费电子行业的领先SoC实现解决方案提供商Atrenta Inc.今日宣布推出 Kit 3.0。该IP Kit基于SpyGlass® RTL平台，一直是TSMC9000软IP质量评估(QA)项目（有助于确保最高质量的软IP模块）的基本要素。
TSMC的软IP QA项目是TSMC和Atrenta的一项联合项目，旨在部署一系列SpyGlass检查，从而得出有关跨设计验证多个关键领域的软IP质量和性能的详细报告。新的IP Kit基于SpyGlass 5.4.1版本，提高了可用性，具备对交互式使用模型的本地Tcl支持，并且符合GuideWare 3.0——一系列成熟的IP设计检查和最佳实践。目前，已经有超过24家IP公司通过TSMC的QA项目具备了SpyGlass Clean资格。
TSMC设计基础架构营销部高级总监Suk Lee表示：“在过去四年里，软IP QA项目一直向TSMC客户交付高质量IP。新功能将为公司客户一直期望的质量和性能指标提供更高的可信度和可见性。”
自2015年5月22日起即可从TSMC处在线下载IP Kit 3.0。全新的IP Kit带来一系列新功能，包括：
1) 时序约束(SDC)的生成和管理
2) 功率特性分析和高级功率优化
3) CDC路径故障分析
4) Power Intent (UPF)完整性检查
5) 物理Lint分析
6) 多个IP配置分析
7) 自动生成SpyGlass抽象模型（Lint、CDC、DFT、Constraints），支持在芯片级进行层次分析
Atrenta公司营销副总裁Piyush Sancheti表示：“Atrenta非常高兴继续与TSMC合作发展壮大软IP生态系统。现在，芯片设计商比以往任何时候都更加依赖于第三方IP。凭借两家公司的精诚合作，我们将为越来越多的IP供应商提供一条显著提高用户对其软IP质量的信任的途径。”
关于Atrenta Inc.
Atrenta的SpyGlass Predictive Analyzer®（预测分析软件平台）能大幅提升世界领先半导体和消费电子公司的设计效率。复杂的片上系统(SoC)是推动当今消费电子革命的一大动力，该公司的专利解决方案能为复杂SoC严格的性能、能耗和面积要求提供早期的深入设计见解。全球有逾280家公司和数千名设计工程师依赖SpyGlass帮助在部署传统的EDA工具前降低风险和成本。通过增加GenSys®和BugScope®，RTL修改和验证效率也得到提高，能帮助工程师和管理者找到最快、成本最低的复杂SoC实施途径。
SpyGlass源自Atrenta：见解、效率、信心。 www.atrenta.com
© 2015年Atrenta Inc.。保留所有权利。Atrenta、Atrenta标识、SpyGlass、SpyGlass Predictive Analyzer、GenSys和BugScope均为Atrenta Inc.的注册商标。所有其他标识和名称为各自所有者的财产。
本新闻稿包含前瞻性陈述。Atrenta不承担任何更新或修改本新闻稿中前瞻性陈述的责任，也不会更新或修改本新闻稿中的前瞻性陈述。
原文版本可在businesswire.com上查阅：http://www.businesswire.com/news/home/20150601006758/en/
免责声明：本公告之原文版本乃官方授权版本。译文仅供方便了解之用，烦请参照原文，原文版本乃唯一具法律效力之版本。
联系方式：
Atrenta:
Danielle Arnold, 408-453-3333
danielle@atrenta.com
