加州聖克拉拉--(BUSINESS WIRE)--(美國商業資訊)--智慧型網路數據分發的先驅Astera Labs今天推出了針對PCI Express® (PCIe®) 4.0和5.0技術的Aries智慧重定時器(Smart Retimer)產品組合。Aries智慧重定時器旨在使系統設計人員即使在PCIe 5.0技術的32 GT/s速度下，也可以輕鬆地將信號傳輸距離加倍並實現即插即用交互操作，而不會影響互連拓撲。Astera Labs是第一家為最高32個雙向通道的PCIe 4.0和5.0應用提供實用的智慧重定時器SoC的公司。
Astera Labs執行長Jitendra Mohan表示：「Astera Labs致力於消除瓶頸，無論它們出現在系統中的哪個位置。我們沒有透過增量方法來增加帶寬能力，而是採用了一種全新的方法來最佳化我們的重定時器，以適用於需要低延遲和雲端規模管理能力的工作負載最佳化平臺。我們的Aries產品組合在雲端中設計並且服務於雲端，它讓我們成為PCIe重定時器產業解決方案的先驅。」
新聞亮點
- 異構運算和工作負載最佳化平臺正在重新定義下一代伺服器中的連接背板。這種新的背板需要更快速度和更低延遲的互連。速度為16 GT/s的PCIe 4.0和32 GT/s的PCIe 5.0的部署有助於實現這種高速連接，但需要高速信號傳輸距離擴展解決方案來克服信號完整性的挑戰。重定時器在PCIe 4.0規範中被首次定義，它透過補償信號損失，重新傳輸信號的新副本，從而有效地將root-complex和 end-point設備之間的距離加倍。
-
Aries智慧重定時器設計用於輕鬆消除以數據為中心的應用中PCIe 4.0和PCIe 5.0互連的信號完整性問題。
- 採用創新的架構，使重定時器平臺能夠學習、自動適應和選擇最佳化後的調整，以實現穩健的連結和即插即用交互操作。
- 與其他解決方案相比，功耗降低了一半，延遲大幅降低，並且使用的組件減少了一半。
- 讓數據中心系統設計人員可以進行前瞻性的系統設計，所提供的距離擴展解決方案可輕鬆、快速地從PCIe 4.0擴展到5.0架構。
- 設計為支援範圍廣泛的系統拓撲和應用，包括所有PCIe時鐘模式（SRIS、公共時鐘和SRNS），多種分岔組合（1x16、2x8、4x4等）以及Intel®重定時器規範。
- PCIe 4.0的Aries重定時器目前正成功地用在客戶的設計中。
-
Astera Labs已與Amazon Web Services (AWS)和全球第一大半導體代工廠台積電(TSMC)合作，以推出在整個供應鏈中具有創新性的解決方案。
- Astera Labs僅在雲端中進行產品開發，是首批完全在雲端中開發複雜SoC並實現高度營運靈活性的公司之一。這種方式使得Astera Labs可以加快產品上市時間，降低成本，並進行深入的模擬，以確保高品質的設計。
- Astera Labs與台積電合作，利用台積電業界領先的製程技術進行智慧重定時器的生產，從而使其能夠迅速提高產量以滿足客戶需求。
台積電北美業務管理資深副總裁Bradford Paulsen表示：「我們與Astera Labs合作製造其Aries智慧重定時器的結果令我們感到非常高興，該產品設計用於改善工作負載最佳化平臺的互連。我們持續加強台積電在技術領先地位、卓越製造和客戶信任方面三位一體的優勢，這讓我們能夠充分滿足每位客戶的要求。」
產品供貨情況
Aries重定時器產品組合支援PCIe 4.0和PCIe 5.0架構，提供x16、x8和x4外形尺寸。有關更多資訊，請聯絡sales@AsteraLabs.com。
資源
- 影片： PCIe重定時器概覽
- 部落格：PCI Express重定時器VS重驅動：驚人的差異
- 演示: PCI Express重定時器跟NVMe SSD的应用
- 網路研討會：拯救者重定時器
關於Astera Labs
Astera Labs Inc.是一家總部位於加州矽谷中心的無晶圓廠半導體公司，是為以數據為中心的系統提供專用連接解決方案的領導者。該公司的產品組合包括系統感知半導體積體電路、電路板和服務，以實現穩定的PCIe連接。Astera Labs正透過與領先的處理器供應商、雲端服務提供者、經驗豐富的投資人和世界一流的製造公司合作，幫助客戶消除運算密集型工作負載中的效能瓶頸。有關Astera Labs的更多資訊，請造訪www.AsteraLabs.com。
免責聲明：本公告之原文版本乃官方授權版本。譯文僅供方便瞭解之用，煩請參照原文，原文版本乃唯一具法律效力之版本。
