简体中文 | 繁體中文 | English

toshiba2015

東芝採用0.13μm製程的靜電放電(ESD)保護裝置適用於類比功率半導體,可改善靜電放電特性

2016-06-17 11:37
  • zh_cn
  • zh_hant
  • en

東京--(美國商業資訊)--東芝公司(TOKYO:6502)成功研發出一款適用於類比功率半導體應用的靜電放電(ESD)保護裝置,產品採用先進的0.13μm製程技術製造,最佳化了電晶體結構,顯著提高了靜電放電特性。靜電放電保護穩固性提高多達四倍,標準差僅為傳統結構的十二分之一。3D模擬分析也有助於東芝發現一種機制,最佳化電晶體結構,提高靜電放電穩固性。東芝在2016年6月14日於捷克舉行的國際半導體研討會ISPSD2016上公布了這些創新成果。

 

這份智慧新聞稿包含多媒體內容。完整新聞稿可在以下網址查閱:http://www.businesswire.com/news/home/20160615005479/en/

 

注入來自人體或設備的靜電放電電湧,有可能毀壞半導體元件,因為靜電放電電流引起矽材內局部溫度上升。需要靜電放電保護元件來保護內部電路。這對需要施加10V-100V電壓的類比功率半導體元件來說尤為重要,這些半導體元件需要高額定電壓。在這種情況下,靜電放電保護裝置必須確保大電流,進而導致晶片尺寸增大。縮小靜電放電保護裝置尺寸成為讓晶片更為緊湊的一個問題。

 

透過靜電放電事件3D模擬分析,東芝發現,流經最高電場點的電流導致晶格溫度上升,進而導致靜電放電誘發的破壞。修改電晶體結構,將漏極低電阻區延伸向源極方向並抑制橫向矽電阻,將來自漏極底部的電流轉移向源極方向並從最高電場點將其分離。經發現,這一最佳化設計使靜電放電穩固性提高多達四倍,而標準差減少到十二分之一。此外,該裝置確保HBM* ±2000V所需的尺寸減少了68%。

 

東芝利用0.13μm製程技術,提供先進的類比流程平臺,可在該平臺嵌入CMOS、DMOS、雙極型電晶體等電晶體以及電阻器和電容器等被動元件。使用者可從以下三個流程平臺中選擇適用於每個應用的製程:BiCD-0.13主要用於汽車(DMOS最高可達100V);CD-0.13BL主要用於馬達控制驅動器(DMOS最高可達60V)以及CD-0.13製程主要用於電源管理IC (DMOS最高可達40V)。

 

東芝計畫於2017年推出採用CD-0.13製程技術的產品並繼續積極將該製程技術推廣至其他流程平臺,以提高靜電放電特性。

 

* HBM(人體模型):指示靜電放電穩固性的參數之一 

 

關於東芝

 

東芝公司是一家《財星》雜誌全球500大企業,致力於將其在先進電子和電氣產品及系統方面的一流能力運用於三大重點業務領域:更為清潔和安全的維持日常生活的能源業務;保持生活品質的基礎建設業務;以及實現先進資訊社會的儲存業務。在東芝集團的基本承諾「為了人類和地球的明天」的指引下,東芝竭力推動全球業務,並致力於實現一個讓子孫後代可以享有更加美好的生活的世界。

 

東芝於1875年在東京成立,如今已成為一家有著550家附屬公司的環球企業,全球擁有超過188,000名員工,年銷售額逾5.6兆日圓(500億美元)。(截至2016年3月31日)
有關東芝的更多資訊,請造訪www.toshiba.co.jp/index.htm

 

原文版本可在businesswire.com上查閱:http://www.businesswire.com/news/home/20160615005479/en/

 

免責聲明:本公告之原文版本乃官方授權版本。譯文僅供方便瞭解之用,煩請參照原文,原文版本乃唯一具法律效力之版本。

 

聯絡方式

 

東芝公司儲存與電子元件解決方案公司
Koichi Tanaka / Kota Yamaji, +81-3-3457-3576
Communication IR Promotion Group
商業規劃事業部
semicon-NR-mailbox@ml.toshiba.co.jp

研究結構剖面示意圖(圖片:美國商業資訊)

研究結構剖面示意圖(圖片:美國商業資訊)

研究結構3D模擬結果(圖片:美國商業資訊)

研究結構3D模擬結果(圖片:美國商業資訊)

分享到: