简体中文 | 繁體中文 | English

Kioxia

铠侠开发新的3D半圆形闪存单元结构“Twin BiCS FLASH”

-利用新颖的分栅技术提高位密度–

2019-12-13 14:29
  • 简体
  • 繁体
  • English

东京--(美国商业资讯)--铠侠株式会社(Kioxia Corporation)今日宣布将使用专门设计的半圆形浮置栅极(FG)单元开发全球首个[1]三维(3D)半圆形分栅型闪存单元结构“Twin BiCS FLASH”。与传统的圆形电荷陷阱(CT)单元相比,Twin BiCS FLASH可在更小的单元尺寸下实现出色的程序斜率和更大的程序/擦窗。这些特性使这种新的单元设计成为超过每单元四位(QLC)的有力候选方案,以显著提高存储密度和减少堆栈层。这项技术是于12月11日在加州旧金山举行的IEEE国际电子器件会议(IEDM)上宣布的。

此新闻稿包含多媒体内容。完整新闻稿可在以下网址查阅:https://www.businesswire.com/news/home/20191211006038/en/

3D闪存技术已通过增加单元堆栈层的数量以及实现多层堆栈沉积和高深宽比蚀刻,以每位低成本实现高位密度。近年来,随着单元层的数量超过100,在蚀刻剖面控制、尺寸均匀性和生产率之间控制权衡取舍变得越来越具有挑战性。为克服这一问题,铠侠通过在传统圆形单元中分裂栅电极以减小单元尺寸(与传统圆形单元相比),开发了一种新的半圆形单元设计,从而可以在较少数量的单元层上实现更高密度的存储。

得益于曲率效应,圆形控制栅极提供大于平面栅极的程序窗口,且减少饱和问题,在曲率效应中,通过隧道电介质的载流子注入得以增强,同时减少了块(BLK)电介质的电子泄漏。在这种分栅型单元设计中,圆形控制栅被对称地分为两个半圆形门,以利用程序/擦除动力学的大幅改进。如图1所示,导电存储层与高k BLK电介质结合,用以提高电荷捕获效率,实现高耦合比,以获取程序窗口并减少电子从FG泄漏,从而缓解饱和问题。图2中的实验程序/擦除特性表明,具有基于高-k的 BLK的半圆形FG单元在较大的圆形CT单元上的程序斜率和程序/擦窗中显示增益显著。具有卓越的程序/擦除特性的半圆形FG单元有望在较小的单元尺寸下获得相对紧密的QLC Vt分布。此外,低陷阱Si通道的集成使每个单元可以具有四个以上的位,例如,如图3所示的五层单元(PLC)。这些结果证实,半圆形FG单元是追求更高位密度的可行方案。

展望未来,铠侠致力于闪存创新的研发工作将包括继续进行Twin BiCS FLASH开发,并寻求其实际应用。IEDM 2019期间,Kioxia还发表了其他六篇论文,重点介绍该公司在闪存领域的密集研发活动。

[1] 来源:铠侠株式会社,截至2019年12月12日。

关于铠侠
铠侠是全球存储器解决方案领导者,致力于开发、生产和销售闪存及固态硬盘(SSD)。东芝公司于1987年发明了NAND闪存,2017年4月,铠侠前身东芝存储器集团从东芝公司剥离。铠侠致力于以存储器来提升世界,提供的产品、服务和系统可为客户创造选择,同时为社会创造基于存储器的价值。铠侠创新的3D闪存技术BiCS FLASH™,正在塑造诸多高密度应用的未来存储方式,其中包括高级智能手机、PC、SSD、汽车和数据中心等。

原文版本可在businesswire.com上查阅:https://www.businesswire.com/news/home/20191211006038/en/

免责声明:本公告之原文版本乃官方授权版本。译文仅供方便了解之用,烦请参照原文,原文版本乃唯一具法律效力之版本。

联系方式:

铠侠控股株式会社
Kota Yamaji
公共关系
电话:+81-3-6478-2319
kioxia-hd-pr@kioxia.com

制成的半圆形FG单元(a)剖视图(b)平面图(图示:美国商业资讯)

制成的半圆形FG单元(a)剖视图(b)平面图(图示:美国商业资讯)

半圆形FG单元和圆形CT单元在实验程序/擦除特性方面的比较(图示:美国商业资讯)

半圆形FG单元和圆形CT单元在实验程序/擦除特性方面的比较(图示:美国商业资讯)

使用校准参数进行编程后的模拟Vt分布(图示:美国商业资讯)

使用校准参数进行编程后的模拟Vt分布(图示:美国商业资讯)

分享到: